

Diseño e Implementación de un Semáforo Vehicular y Peatonal

Basado en Lógica Digital Discreta

Propuesta de Diseño

[NOTA: Nombre completo del/los autor(es)] [NOTA: Carrera / Programa académico]
 [NOTA: Nombre de la Universidad / Facultad]
 [NOTA: Curso: Electrónica Digital / Sistemas Digitales]
 [NOTA: Correo electrónico institucional]

Resumen

El presente documento describe la propuesta de diseño de un sistema de semáforo vehicular y peatonal implementado en su totalidad con electrónica digital discreta, sin el empleo de microcontroladores ni dispositivos lógicos programables. El sistema se organiza en tres subsistemas funcionales: (i) una fuente de alimentación lineal que transforma la red de 120 V_{AC} en niveles de continua regulados; (ii) una unidad de control lógico secuencial encargada de gestionar los tiempos del ciclo semafórico, un display de siete segmentos para la cuenta regresiva peatonal y un generador de audio para la señalización sonora; y (iii) un subsistema de iluminación de potencia que conmuta los arreglos de diodos emisores de luz (LED) vehiculares y peatonales. Se presenta el diagrama de bloques general, la máquina de estados que rige la secuencia de luces, los criterios de selección de componentes y los lineamientos para la simulación en Multisim y la posterior implementación física en al menos dos placas de circuito impreso (PCB). Los valores numéricos definitivos de tiempos, componentes y disipación térmica se incorporarán en una revisión posterior del documento.

Index Terms

Semáforo, lógica secuencial, temporizador 555, contador BCD, decodificador de siete segmentos, fuente lineal, regulador de voltaje, driver de LED, PCB.

I. INTRODUCCIÓN

La regulación del tránsito vehicular y peatonal en intersecciones urbanas constituye uno de los problemas de ingeniería de control más representativos para la enseñanza de la electrónica digital, dado que combina temporización precisa, lógica secuencial, interfaces de potencia y, en su versión completa, la integración de subsistemas analógicos (fuente de alimentación, amplificación de audio) con subsistemas digitales (contadores, decodificadores, máquinas de estado). El presente proyecto retoma este problema clásico con la restricción pedagógica de prescindir de cualquier dispositivo programable —microcontroladores, FPGA o plataformas tipo Arduino—, forzando la solución hacia la integración de circuitos integrados de mediana escala (MSI) tales como contadores síncronos, decodificadores BCD a siete segmentos, temporizadores 555 y biestables discretos.

Desde la perspectiva de la integración análogo-digital, el proyecto exige que el diseñador resuelva simultáneamente tres dominios de diseño que en la práctica profesional rara vez se abordan de forma aislada: el diseño de fuentes de alimentación lineales con disipación térmica calculada (dominio analógico de potencia), el diseño de máquinas de estado y bases de tiempo digitales (dominio digital secuencial), y el diseño de etapas de conmutación e interfaz de potencia para cargas de alto consumo como arreglos de LED (dominio de electrónica de potencia a pequeña escala). Esta propuesta de diseño documenta el análisis preliminar de los tres subsistemas, sienta las bases topológicas y conceptuales de cada etapa, y deja explícitamente señalados los puntos en los que se requieren los valores numéricos definitivos (tiempos de ciclo, referencias de circuitos integrados disponibles en laboratorio y parámetros del oscilador de audio) que serán proporcionados en una iteración posterior del proyecto.

II. OBJETIVOS

II-A. Objetivo General

[NOTA: Transcribir aquí, de forma literal, el objetivo general indicado en el documento base del curso.]

II-B. Objetivos Específicos

[NOTA: Transcribir aquí, de forma literal y en formato de lista, los objetivos específicos indicados en el documento base del curso. Sugerencia de estructura a respetar una vez se transcriban:]

1. [NOTA: Objetivo específico 1 (p. ej. relacionado con el diseño de la fuente de alimentación).]
2. [NOTA: Objetivo específico 2 (p. ej. relacionado con el diseño de la lógica de control).]
3. [NOTA: Objetivo específico 3 (p. ej. relacionado con el diseño del subsistema de iluminación).]
4. [NOTA: Objetivo específico 4 (p. ej. relacionado con la simulación e implementación física en PCB).]

III. DIAGRAMA DE BLOQUES GENERAL

El sistema se concibe como la interconexión jerárquica de los tres subsistemas descritos en la introducción. La Fig. 1 resume dicha jerarquía: el subsistema de alimentación entrega los niveles de tensión regulados necesarios tanto a la lógica de control (nivel TTL/CMOS) como a las etapas de potencia del subsistema de iluminación; el subsistema de control lógico genera las señales de habilitación, los códigos BCD de cuenta regresiva y la señal de audio, mientras que el subsistema de iluminación recibe dichas señales lógicas y las traduce en corrientes de conmutación capaces de excitar los arreglos de LED.




Figura 1: Diagrama de bloques general del sistema y su jerarquía de subsistemas.

IV. DESARROLLO TÉCNICO

IV-A. Subsistema 1: Alimentación (AC/DC)

El subsistema de alimentación debe partir obligatoriamente de la red de 120 V en corriente alterna y entregar los niveles de continua regulada necesarios para alimentar tanto la lógica digital (5 V DC, típicamente) como las etapas de potencia de los LED e iluminación (9 V o 12 V DC, según el arreglo). No se admite el uso de fuentes conmutadas prefabricadas ni adaptadores de pared; el diseño debe construirse a partir de un transformador reductor, un rectificador de onda completa, un filtro capacitivo y reguladores lineales discretos.

IV-A1. Transformador reductor: El transformador reduce la tensión de línea de 120 V_{AC} a un nivel secundario adecuado para que, tras la rectificación y el filtrado, el voltaje de rizado mínimo a la entrada de los reguladores no caiga por debajo de su *voltaje de entrada mínimo* ($V_{IN(min)}$) en ningún punto del ciclo de red. La relación de transformación se establece como

$$\frac{V_p}{V_s} = \frac{N_p}{N_s} \quad (1)$$

donde V_p es el voltaje primario (120 V_{AC}), V_s el voltaje secundario eficaz, y N_p/N_s la relación de vueltas. El valor de V_s se selecciona considerando el voltaje de salida deseado de cada regulador más su caída de referencia (típicamente 2 V a 3 V adicionales para LM78XX) y las pérdidas en el rectificador.

[NOTA: Definir aquí el valor exacto de V_s (9 VAC o 12 VAC) y la corriente nominal del secundario, según los reguladores y la corriente de carga total especificados.]

IV-A2. Rectificación de onda completa: Se emplea un puente de diodos (rectificador tipo Graetz) para obtener un voltaje pulsante de doble frecuencia de red. El voltaje pico rectificado es

$$V_{p(rect)} = \sqrt{2} V_s - 2V_\gamma \quad (2)$$

donde V_γ es la caída directa de cada diodo del puente (aprox. 0,7 V para diodos de silicio convencionales, considerando que en cada semiciclo conducen dos diodos en serie).

IV-A3. *Filtro capacitivo:* El capacitor de filtro reduce el rizado pico a pico a la salida del rectificador. Para un rectificador de onda completa, el rizado aproximado es

$$V_{r(pp)} \approx \frac{I_{DC}}{2f_{linea}C} \quad (3)$$

con $f_{linea} = 60 \text{ Hz}$ y I_{DC} la corriente promedio demandada por la carga. El valor de C se dimensiona de modo que el valle del rizado, $V_{p(rect)} - V_{r(pp)}$, no sea inferior al voltaje mínimo de entrada exigido por el regulador lineal correspondiente.

[NOTA: Calcular aquí el valor numérico del capacitor de filtro una vez definida la corriente de carga total del sistema (suma de la lógica digital y los drivers de LED).]

IV-A4. *Reguladores lineales y justificación:* Se proponen reguladores lineales de tres terminales de la familia 78XX:

- **LM7805:** entrega 5 V regulados para alimentar la lógica TTL/CMOS, los contadores, el decodificador BCD-7 segmentos y la etapa de control del oscilador de audio.
- **LM7812** (o **LM7809**, según el arreglo de LED definido): entrega 12 V (o 9 V) regulados para alimentar los arreglos de LED de potencia y la etapa amplificadora de audio, donde se requiere mayor excursión de voltaje.

La justificación de emplear reguladores discretos en lugar de un único nivel de tensión radica en que la lógica digital exige una regulación estricta a 5 V con bajo rizado para garantizar los niveles TTL/CMOS válidos, mientras que la etapa de iluminación y audio puede tolerar un nivel de tensión mayor y reguladores con mayor capacidad de corriente, evitando además que el ruido de conmutación de los LED de potencia se acople hacia la alimentación lógica (separación de planos de alimentación analógica/digital).

IV-A5. *Cálculo de disipación de calor:* La potencia disipada por un regulador lineal corresponde a la diferencia entre la tensión de entrada y salida multiplicada por la corriente de carga:

$$P_D = (V_{IN} - V_{OUT}) I_L \quad (4)$$

La temperatura de juntura resultante se obtiene del modelo térmico en serie juntura-disipador-ambiente:

$$T_J = T_A + P_D (R_{\theta JC} + R_{\theta CS} + R_{\theta SA}) \quad (5)$$

donde $R_{\theta JC}$ es la resistencia térmica juntura-cápsula (dato de hoja técnica), $R_{\theta CS}$ la resistencia térmica cápsula-disipador (dependiente del material de interfaz térmica) y $R_{\theta SA}$ la resistencia térmica disipador-ambiente (parámetro a seleccionar según el disipador comercial disponible). El disipador se selecciona de manera que T_J se mantenga por debajo de la temperatura máxima de juntura especificada por el fabricante, típicamente 125°C a 150°C , con un margen de seguridad razonable.

[NOTA: Sustituir aquí los valores numéricos de V_{IN} , V_{OUT} , I_L , T_A y las resistencias térmicas del disipador seleccionado, y calcular P_D y T_J explícitamente para el LM7805 y el LM7812/7809.]




Figura 2: Esquemático completo del subsistema de alimentación.

IV-A6. *Esquemático de la fuente:*

IV-B. Subsistema 2: Control Lógico, Display y Sonido

Este subsistema constituye el núcleo de decisión del semáforo y debe implementarse exclusivamente con lógica combinacional y secuencial discreta: bases de tiempo, contadores, comparadores, biestables y decodificadores.

IV-B1. Bases de tiempo (relojes): La referencia temporal del sistema se genera mediante un oscilador astable, ya sea con un temporizador 555 configurado en modo astable o con una red de compuertas lógicas realimentadas mediante un cristal de cuarzo. Para el caso del 555 astable, la frecuencia de oscilación está dada por

$$f_{osc} = \frac{1,44}{(R_1 + 2R_2) C_1} \quad (6)$$

y el ciclo de trabajo (duty cycle) por

$$D = \frac{R_1 + R_2}{R_1 + 2R_2} \quad (7)$$

Esta señal de reloj base se hace pasar, de ser necesario, por un divisor de frecuencia (contadores en cascada) hasta obtener un pulso de 1 Hz preciso, utilizado como incremento de los contadores de cuenta regresiva.

[NOTA: Definir aquí los valores de R_1 , R_2 y C_1 del 555 astable (o, alternativamente, la frecuencia del cristal y el factor de división) para obtener la base de 1 Hz.]

IV-B2. Contadores de tiempo: Los intervalos de 30 s (rojo vehicular), 5 s (amarillo) y 20 s (verde peatonal) se implementan con contadores síncronos BCD en cascada (p. ej. 74LS190/74LS192) o con contadores CMOS equivalentes (p. ej. 4510), operando en modo descendente (*down-counter*) desde el valor de carga inicial hasta detectar la condición de cuenta terminal (*Terminal Count*, TC).

[NOTA: Confirmar aquí la referencia exacta de los contadores disponibles en laboratorio (74LS190, 74LS192, 4510 u otro) y la configuración de carga en paralelo (*preset*) utilizada para inicializar cada cuenta (30, 5 y 20).]

IV-B3. Lógica de comparación y cambio de estado: La detección de cuenta terminal de cada temporizador, junto con la señal de solicitud peatonal, constituye la entrada de la máquina de estados descrita en la Sección V, la cual determina el avance de una fase a la siguiente del ciclo semafórico.

IV-B4. Display de cuenta regresiva (BCD a 7 segmentos): La salida en paralelo del contador BCD se decodifica mediante un circuito integrado decodificador/driver BCD a siete segmentos (p. ej. 7447 para lógica TTL de cátodo común, o 4511 para lógica CMOS de cátodo común con *latch* interno), el cual excita directamente el display de siete segmentos a través de resistores limitadores de corriente por segmento.

[NOTA: Confirmar la referencia exacta del decodificador disponible (7447 vs. 4511) y el tipo de display (cátodo común o ánodo común) para verificar la compatibilidad lógica.]

IV-B5. Generador de sonido: La señalización sonora se genera con un segundo oscilador astable (configuración 555 o basada en compuertas), cuya frecuencia se calcula igualmente mediante la ecuación (6). Durante los últimos 5 s del ciclo peatonal, una señal de control proveniente de la lógica de estados conmuta el valor efectivo de R_2 (mediante un transistor en paralelo con parte de la resistencia, o mediante una red resistiva conmutada), incrementando la frecuencia del tono de manera proporcional, conforme a

$$f'_{osc} = \frac{1,44}{(R_1 + 2(R_2 \parallel R'_2)) C_1} > f_{osc} \quad (8)$$

donde R'_2 es la resistencia adicional conmutada para el modo de aviso final.

[NOTA: Definir los valores de R'_2 (o de la red resistiva conmutada) que producen el incremento de frecuencia deseado durante los últimos 5 s del cruce peatonal.]

IV-B6. Amplificador de audio: La señal cuadrada del oscilador de audio no posee la corriente suficiente para excitar un altavoz o zumbador de baja impedancia directamente desde la salida del 555 o de las compuertas lógicas, por lo que se interpone una etapa amplificadora transistorizada en configuración Clase A o Clase AB (par complementario), que opera como driver de corriente hacia el transductor.

Espacio reservado para el esquemático del oscilador de audio y la etapa amplificadora transistorizada

Figura 3: Esquemático del generador de tono y su amplificador.

IV-C. Subsistema 3: Iluminación (LED de potencia)

IV-C1. *Cálculo de corriente y caída de voltaje:* Cada arreglo de LED (rojo, amarillo y verde vehicular; rojo y verde peatonal) se polariza mediante una resistencia limitadora calculada a partir de

$$R_{LED} = \frac{V_S - n V_F}{I_F} \quad (9)$$

donde V_S es el voltaje de la fuente que alimenta el arreglo, n el número de LED en serie dentro del arreglo, V_F la caída de voltaje directa típica de cada LED (dependiente del color: aproximadamente 1,8 V–2,2 V para rojo/amarillo y 2,0 V–3,2 V para verde) e I_F la corriente directa nominal de operación.

[NOTA: Indicar aquí el número de LED por arreglo, la disposición serie/paralelo y los valores de V_F/I_F de los LED disponibles en laboratorio, para calcular R_{LED} de cada color.]

IV-C2. *Drivers de conmutación:* Dado que la corriente total demandada por un arreglo de LED de potencia excede la capacidad de salida de las compuertas lógicas TTL/CMOS, cada arreglo se conmuta mediante una etapa de potencia basada en un transistor bipolar de conmutación (p. ej. 2N2222 para corrientes moderadas, o TIP31 para corrientes mayores) o, alternativamente, un MOSFET de potencia en configuración de interruptor de baja resistencia de encendido. La señal lógica de control ataca la base (o compuerta) a través de una resistencia de polarización, y el colector (o drenador) maneja la corriente del arreglo de LED conectado entre la fuente regulada y el transistor.

La resistencia de base se dimensiona para garantizar la saturación del transistor:

$$R_B \leq \frac{V_{IH} - V_{BE(sat)}}{I_C / h_{FE(min)}} \quad (10)$$

donde I_C es la corriente de colector requerida por el arreglo de LED y $h_{FE(min)}$ la ganancia de corriente mínima garantizada por el fabricante.

[NOTA: Confirmar el transistor disponible en laboratorio (2N2222, TIP31 u otro), su $h_{FE(min)}$, y calcular R_B para cada arreglo de LED según la corriente máxima que deba conmutar.]

IV-C3. *Distribución de calor y potencia en el PCB:* Los conductores que transportan la corriente de los arreglos de LED deben dimensionarse considerando el incremento de temperatura admisible por unidad de ancho de pista, conforme a las curvas estándar de IPC-2221 para el cobre de la capa correspondiente, evitando además rutas largas y estrechas que concentren disipación resistiva ($P = I^2 R_{pista}$) en zonas críticas del PCB.

V. MÁQUINA DE ESTADOS DEL SEMÁFORO

Se propone modelar el control del semáforo como una máquina de Moore de cuatro estados, en la cual las salidas (luces vehiculares, luces peatonales, habilitación de contador y modo de audio) dependen únicamente del estado presente, simplificando la lógica combinacional de salida frente a una implementación de Mealy.

V-A. Definición de estados

- **S0 – Verde vehicular / Rojo peatonal** (duración indeterminada; el sistema permanece en este estado hasta que se detecta una solicitud peatonal mediante el pulsador P).
- **S1 – Rojo vehicular / Verde peatonal** (cruce peatonal habilitado, duración fija de 20 s).
- **S2 – Rojo vehicular / Peatonal intermitente** (aviso de cierre de cruce, duración fija de 30 s).
- **S3 – Amarillo vehicular / Rojo peatonal** (transición de retorno, duración fija de 5 s).

Tras S3 el sistema retorna a S0. Cada estado, salvo S0, finaliza al recibir el pulso de cuenta terminal (TC) de su temporizador asociado: TC_{20} , TC_{30} y TC_5 , respectivamente.

V-B. Diagrama de estados




Figura 4: Diagrama de estados (máquina de Moore) del ciclo semafórico.

V-C. Tabla de transición de estados

Codificando los estados en binario como $Q_1Q_0 \in \{00, 01, 10, 11\}$ para S0, S1, S2 y S3 respectivamente, la Tabla I resume la lógica de próximo estado.

Tabla I: Tabla de transición de estados

Estado	Q_1Q_0	Condición	Próximo	$Q_1^+Q_0^+$
S0	00	$P = 0$	S0	00
S0	00	$P = 1$	S1	01
S1	01	$TC_{20} = 0$	S1	01
S1	01	$TC_{20} = 1$	S2	10
S2	10	$TC_{30} = 0$	S2	10
S2	10	$TC_{30} = 1$	S3	11
S3	11	$TC_5 = 0$	S3	11
S3	11	$TC_5 = 1$	S0	00

V-D. Tabla de salidas (máquina de Moore)

Tabla II: Salidas asociadas a cada estado

Estado	Veh. R/A/V	Peat. R/V	Cont. habilitado	Audio
S0	0/0/1	1/0	—	Apagado
S1	1/0/0	0/1	20 s	Tono normal
S2	1/0/0	Int.	30 s	Tono normal → agudo (últ. 5 s)
S3	0/1/0	1/0	5 s	Apagado

V-E. Propuesta de implementación con biestables y compuertas

Dado que la secuencia de estados es un incremento binario módulo 4 ($00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00$) condicionado por una señal de habilitación de avance EN , se propone implementar el registro de estado con dos biestables tipo D (p. ej. dos secciones de un 74LS74), operando como un contador binario síncrono habilitado, en lugar de sintetizar una tabla de excitación arbitraria. La señal de habilitación de avance se define como

$$EN = (\overline{Q_1} \overline{Q_0} P) + (\overline{Q_1} Q_0 TC_{20}) + (Q_1 \overline{Q_0} TC_{30}) + (Q_1 Q_0 TC_5) \quad (11)$$

y las ecuaciones de excitación de los biestables D, correspondientes a un contador binario de 2 bits con habilitación, resultan

$$D_0 = Q_0 \oplus EN \quad (12)$$

$$D_1 = Q_1 \oplus (EN \cdot Q_0) \quad (13)$$

Ambos biestables se disparan con el mismo reloj de 1 Hz (o el reloj base del sistema), de manera que el estado únicamente avanza cuando $EN = 1$, es decir, cuando se cumple la condición de salida del estado actual. La lógica combinacional de las ecuaciones (11)–(13) se implementa con compuertas AND, OR, XOR e inversores discretos (familias 74LS00/74LS08/74LS86/74LS04 o sus equivalentes CMOS de la serie 4000), y la decodificación de salidas de la Tabla II se obtiene de un decodificador de 2 a 4 líneas (p. ej. 74LS139) que habilita, para cada estado, las compuertas correspondientes a las luces vehiculares, peatonales, el conteo del contador activo y el modo del oscilador de audio.

VI. CRITERIOS DE SELECCIÓN DE COMPONENTES

La selección entre familias lógicas TTL (serie 74LS) y CMOS (serie 4000) se realiza considerando los siguientes criterios: (i) compatibilidad de niveles de voltaje con el resto del sistema, dado que la serie 4000 admite un rango de alimentación más amplio (3 V a 15 V) lo cual facilita operar a 12 V sin etapas adicionales de traslación de niveles, mientras que la serie 74LS está optimizada para 5 V; (ii) velocidad de conmutación, donde la serie 74LS ofrece tiempos de propagación menores, relevantes únicamente si se requieren frecuencias de reloj elevadas, lo cual no es crítico en este proyecto dado que las bases de tiempo son del orden de 1 Hz; (iii) capacidad de corriente de salida (*fan-out*), more favorable en TTL para excitar cargas como LED indicadores de baja potencia sin etapas de amplificación adicionales; y (iv) disponibilidad en el laboratorio del curso.

[NOTA: Confirmar aquí la familia lógica definitiva (74LS vs. CMOS 4000) según la disponibilidad real en el laboratorio, y ajustar las referencias de compuertas, biestables y contadores utilizadas en las secciones anteriores de forma consistente.]

Respecto a los transistores de conmutación de potencia, se prioriza el uso de BJT de propósito general (2N2222) para corrientes de hasta aproximadamente 500 mA por arreglo de LED, y transistores de potencia (TIP31 o equivalente) para arreglos que demanden corrientes mayores, dado su mayor $I_{C(max)}$ y capacidad de disipación en encapsulado TO-220, que además facilita el montaje de un disipador si fuese necesario. Para la rectificación de la fuente se selecciona un puente de diodos de silicio de uso general, dimensionado con un margen de corriente directa promedio ($I_{F(AV)}$) y voltaje inverso de pico repetitivo (V_{RRM}) superiores a los valores máximos esperados en el circuito, considerando además el pico de corriente de arranque (*surge current*) del capacitor de filtro al energizar el sistema.

VII. SIMULACIÓN

La validación funcional del diseño se realizará en el entorno Multisim (o un simulador SPICE equivalente disponible), siguiendo una estrategia de integración incremental por subsistemas:

1. **Simulación aislada de la fuente de alimentación:** verificación del voltaje de rizado tras el filtro capacitivo y de la regulación de salida de los LM7805/LM7812 bajo variación de carga, contrastando los resultados con las ecuaciones (3) y (5).
2. **Simulación aislada del bloque de control:** verificación de la base de tiempo (ecuación (6)), de la secuencia de estados de la Tabla I mediante un analizador lógico virtual, y de la decodificación correcta del display de siete segmentos para cada valor de cuenta regresiva.
3. **Simulación aislada del bloque de iluminación:** verificación de la corriente y voltaje en cada arreglo de LED conforme a la ecuación (9), y de la correcta saturación de los transistores driver ante las señales lógicas de control.
4. **Integración de los tres subsistemas:** conexión del bloque de control y del bloque de iluminación a la salida regulada de la fuente, verificando que no exista caída de tensión significativa en los rieles de alimentación al conmutar simultáneamente todos los arreglos de LED, y que el generador de audio module correctamente su frecuencia en los últimos cinco segundos del cruce peatonal conforme a la ecuación (8).

VIII. CONSIDERACIONES PARA EL PCB

Conforme a los lineamientos del proyecto, la implementación física se distribuirá en al menos dos placas de circuito impreso, con la siguiente repartición propuesta de subsistemas:

- **PCB 1:** Subsistema de alimentación completo (transformador externo, puente rectificador, filtro capacitivo, reguladores LM7805/LM7812 con sus respectivos disipadores) y los drivers de conmutación de potencia del subsistema de iluminación (transistores 2N2222/TIP31 y resistencias limitadoras de los arreglos de LED), agrupando en una sola placa las etapas que manejan mayor corriente y disipación térmica.
- **PCB 2:** Subsistema de control lógico completo (oscilador base, contadores, lógica de la máquina de estados, decodificador BCD a siete segmentos y display) junto con el generador y amplificador de audio, agrupando en una sola placa las etapas de baja corriente y señal lógica.

Esta separación física responde a un criterio de aislamiento de ruido: las corrientes de conmutación de los arreglos de LED y los transitorios de la etapa de rectificación pueden inducir ruido sobre la lógica digital si comparten plano de tierra sin un adecuado desacoplo, por lo que se recomienda interconectar ambas placas mediante un conector dedicado que separe

físicamente la tierra de potencia (PCB 1) de la tierra de señal (PCB 2), uniéndolas en un único punto de referencia (estrella) cercano a la fuente.

En cuanto al ruteo, las pistas que conducen la corriente de los arreglos de LED y de los reguladores deben dimensionarse en ancho según las tablas estándar de capacidad de corriente para cobre de 1 oz/ft² (IPC-2221), evitando ángulos de 90° en pistas de potencia, utilizando planos de cobre (*copper pour*) para las referencias de tierra y alimentación siempre que el espacio de la placa lo permita, y ubicando los disipadores de los reguladores con suficiente espacio libre de cobre alrededor para favorecer la disipación por convección natural.

IX. CRONOGRAMA Y ENTREGABLES

Tabla III: Cronograma de entregables del proyecto

Semana	Entregable	Estado
14	Propuesta de diseño (presente documento)	En curso
17	Simulación funcional integrada en Multisim	[NOTA: Pendiente]
19	Implementación física en 2 PCB y entrega final	[NOTA: Pendiente]

[NOTA: Detallar, si el curso lo exige, las actividades intermedias entre cada hito (p. ej. compra de componentes, fabricación de PCB, pruebas de integración) y sus fechas específicas.]

REFERENCIAS

- [1] R. L. Boylestad and L. Nashelsky, *Electrónica: Teoría de Circuitos y Dispositivos Electrónicos*, 11.^a ed. Ciudad de México, México: Pearson Educación, 2013.
- [2] T. L. Floyd, *Fundamentos de Sistemas Digitales*, 11.^a ed. Madrid, España: Pearson Educación, 2015.
- [3] A. S. Sedra and K. C. Smith, *Microelectronic Circuits*, 7.^a ed. New York, NY, USA: Oxford University Press, 2014.
- [4] Texas Instruments, *NE555 Precision Timer*, Datasheet SLFS022, 2014.
- [5] Texas Instruments, *SN74LS192 Synchronous 4-Bit Up/Down Decade Counter*, Datasheet, 2015.
- [6] Texas Instruments, *CD4511 BCD-to-7-Segment Latch/Decoder/Driver*, Datasheet, 2003.
- [7] Texas Instruments, *LM78XX Series Voltage Regulators*, Datasheet, 2020.
- [8] ON Semiconductor, *TIP31/TIP31A/TIP31C Datasheet*, 2013.
- [9] IPC, *IPC-2221: Generic Standard on Printed Board Design*, Bannockburn, IL, USA: IPC, 2012.